广告

Achronix发布AI领域的高速FPGA+架构解决方案

2019-06-03 作者:Challey
导语:芯片工艺从过去28纳米、20纳米, 16纳米,14纳米、10纳米、7纳米、5纳米、3纳米,摩尔定律使芯片性能增加速度越来越饱和。芯片的发展趋势是从CPU、GPU到 FPG,最后到ASIC。但是ASIC

人工智能AI不可争议的成为全球的计算增长点,无论是巨头还是各个领域的细分应用,都在AI化,或者AI+IoT,也就是AIoT化,这是一个不可阻挡的趋势。 

芯片工艺从过去28纳米、20纳米, 16纳米,14纳米、10纳米、7纳米、5纳米、3纳米,摩尔定律使芯片性能增加速度越来越饱和。芯片的发展趋势是从CPU、GPU到 FPGA,最后到ASIC。但是ASIC需要的时间与投入成本很大,因此,FPGA成为目前市场上赢得市场先机最好的计算平台产品,特别是在AI/ML应用场景和领域。 

据Semico Research的最新预测,新兴AI应用为FPGA创造的市场增长迅速,未来4年的CAGR将超过38%,到2023年规模达到52亿美元,增长3倍。这一市场增长主要来自云平台数据中心和高性能计算(HPC)应用,但针对这类应用的AI算法很多,而且仍在不断变化中,目前仍没有占据主导地位的AI芯片架构。

00.png

 

为满足人工智能/机器学习(AI/ML)和高带宽数据加速应用日益增长的需求,总部位于美国加利福尼亚州圣克拉拉市的Fabless厂商Achronix发布了一种高度优化的全新架构:FPGA+,该架构拥有ASIC一样的性能,兼具FPGA的灵活性和增强功能,远远超越了传统FPGA解决方案。

FPGA+.jpg

Speedster7t FPGA系列产品是专为高带宽应用进行设计,具有一个革命性的全新二维片上网络(2D NoC),以及一个高密度全新机器学习处理器(MLP)模块阵列。通过将FPGA的可编程性与ASIC的布线结构和计算引擎完美地结合在一起,Speedster7t系列产品创造了一类全新的“FPGA +”技术。

“我们正处于智能化、自学习计算的高增长阶段的早期,这种计算将广泛影响我们的常生活。”Achronix Semiconductor总裁兼首席执行官Robert Blake表示:“Speedster7t是Achronix历史上最令人激动的发布,代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀,以及与我们领先客户之间的密切合作。Speedster7t是灵活的FPGA技术与ASIC核心效率的融合,从而提供了一个全新的‘FPGA+’芯片品类,它们可以将高性能技术的极限大大提升。”

FPGA+2.jpg

在开发Speedster7t系列FPGA的产品过程中,Achronix的工程团队完全重构了整个FPGA架构,以平衡片上处理、互连和外部输入输出接口(I / O),以实现数据密集型应用吞吐量的最大化,这些应用场景可见于那些基于边缘和基于服务器的AI / ML应用、网络处理和存储。 

Speedster7t器件采用了TSMC的7nm FinFET工艺制造,是专为接收来自多个高速来源的大量数据而设计,同时还需要将那些数据分发到可编程片上算法性和处理性单元中,然后以尽可能低的延迟来提供那些结果。Speedster7t系列产品包括高带宽GDDR6接口、400G以太网端口和PCI Express Gen5等接口,所有这一切单元都互相连接以提供ASIC级带宽,同时保留FPGA的完全可编程性。

“Achronix全新的Speedster7t FPGA系列产品是创新性芯片架构实现爆发的一个卓越案例,创造该架构的目的是直接面向AI应用处理大量的数据,” Semico Research公司ASIC和SoC首席市场分析师Rich Wawrzyniak说道。“通过将数学函数、存储器和可编程性整合到其机器学习处理器中,再结合交叉芯片、二维NoC结构,从而形成了消除瓶颈和确保整个器件中数据自由流动的绝佳方法。在AI / ML应用中,内存带宽就是一切,Achronix的Speedster7t在这一领域提供了令人印象深刻的性能指标。”

为计算性能进行了高度的优化

Speedster7t FPGA的核心是其全新机器学习处理器(MLP)中大规模的可编程计算单元平行阵列,它们可提供业界最高的、基于FPGA的计算密度。MLP是高度可配置的、计算密集型的单元模块,可支持4到24位的整点格式和高效的浮点模式,包括对TensorFlow的16位格式的支持,以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。

MLP与嵌入式存储器模块紧密相邻,通过消除传统设计中与FPGA布线相关的延迟,来确保以750 MHz的最高性能将数据传送到MLP。这种高密度计算和高性能数据传输的结合使得处理器逻辑阵列能够提供基于FPGA的最高可用计算能力以每秒万亿次运算数量为单位(TOPS,Tera-Operations Per Second)。

世界级的带宽

高性能计算和机器学习系统的关键之处是高片外存储器带宽,从而为多个数据流提供存储源和缓冲。 Speedster7t器件是唯一支持GDDR6存储器的FPGA,该类存储器是具有最高带宽的外部存储器件。每个GDDR6存储控制器都能够支持512 Gbps的带宽,Speedster7t器件中有多达8个GDDR6控制器,可以支持4 Tbps的GDDR6累加带宽,并且以很小的成本就可提供与基于HBM的FPGA等效存储带宽。

 “美光(Micron)乐于携手Achronix去实现全球第一个面向高带宽存储需求而直接加载了GDDR6的FPGA产品,”美光计算与联网业务部营销副总裁Mal Humphrey。“像这样的创新的和可扩展的解决方案将推动人工智能领域内的差异化,其中异构计算可选方案与高性能的存储是加速获得数据内涵的必需部分。”

除了这种非凡的存储带宽,Speedster7t器件还包括业界最高性能的接口端口,以支持极高带宽的数据流。Speedster7t器件拥有多达72个业界最高性能的SerDes,可以达到1到112 Gbps的速度。还有带有前向纠错(FEC)的硬件400G以太网MAC,支持4x 100G和8x 50G的配置,以及每个控制器有8个或16个通道的硬件PCI Express Gen5控制器。

超高效率的数据移动

来自Speedster7t高速I / O和存储器端口的数万兆比特数据很容易淹没传统FPGA面向比特位的可编程互连逻辑阵列的路由容量,而Speedster7t架构包含一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络(NOC),它们连接到所有FPGA的高速数据和存储器接口。它们就像叠加在FPGA互连这个城市街道系统上的空中高速公路网络一样,Speedster7t的NoC支持片上处理引擎之间所需的高带宽通信。NoC中的每一行或每一列都可作为两个256位实现,单向的、行业标准的AXI通道,工作频率为2Ghz,同时可为每个方向提供512 Gbps的数据流量。

通过在Speedster中实现专用二维 NoC, 极大地简化了高速数据移动,并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。最重要的是,NOC消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈。这种高性能网络不仅可以提高Speedster7t FPGA的总带宽容量,还可以在降低功耗的同时提高有效LUT容量。

针对安全性至上和硬件确保应用的安全防护功能

Speedster7t FPGA系列产品在面临第三方攻击的威胁时,可用最先进的比特流安全保护功能应对,它们具有的多层防御能力可保护比特流的保密性和完整性。密钥是基于防篡改物理不可克隆技术(PUF)进行加密,比特流由256位的AES-GCM加密算法进行加密和验证。为了防止来自旁侧信道的攻击,比特流被分段,每个数据段使用单独导出的密钥,且解密硬件采用差分功率分析(DPA)计数器措施。 此外,2048位RSA公钥认证协议被用来激活解密和认证硬件。用户可以确信的是当他们加载其安全比特流时,它是预期的配置,这是因为它已通过RSA公钥、AES-GCM私钥和CRC校验进行了身份验证。

经验证的、可向低成本ASIC转换的途径,用以满足大批量需求

Achronix是唯一一家既提供独立FPGA芯片又提供Speedcore™嵌入式FPGA(eFPGA)半导体知识产权( IP)的公司。Achronix在Speedcore eFPGA IP中采用了与Speedster7t FPGA中使用的同一种技术,可支持从Speedster7t FPGA到ASIC的无缝转换。FPGA应用通常具有必须保持可编程性的功能,而其他固定功能则是专用于特定的系统应用。对于ASIC的转换而言,固定功能可以被固化进ASIC结构中,从而减小芯片面积、成本和功耗。当使用Speedcore eFPGA IP将Speedster7t FPGA转换为ASIC时,客户有望节省高达50%的功耗并降低90%的成本。

关于FPGA+架构产品Speedster7t的的更细技术资料可以扫描下方二维码加入AI机器人官方群获得(一周有效)

AI机器人官方群.jpg

原创
本文为机器人网原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Challey
IT前沿技术发烧友,无人机爱好者,非习惯性思维,市场深度分析,独特观点。

您可能感兴趣的文章

相关推荐

近期热点
广告
广告
广告

可能感兴趣的话题

广告
推荐使用浏览器内置分享